عنوان اصلی لاتین :
PERFORMANCE FACTORS OF CLOUD COMPUTING DATA CENTERS USING
عنوان اصلی فارسی مقاله:
فاکتور های کارائی در دیتا سنتر های رایانش ابری، با استفاده از سیستم های صف بندی
مرتبط با رشته های : فناوری اطلاعات - کامپیوتر
نوع فایل ترجمه : ورد آفیس(که دارای امکان ویرایش می باشد)
تعداد صفحات فایل ترجمه شده: 14 صفحه
کلمات کلیدی مربوطه با این مقاله: رایانش ابری، تحلیل کارائی، زمان پاسخ، نظریه ی صف بندی، پروسه ی زنجیر مارکوف
برای دریافت رایگان نسخه انگلیسی این مقاله اینجا کلیک نمایید
برای دانلود رایگان بخشی از محصول اینجا کلیک کنید.
قسمتی ار ترجمه:
افزایش
روز افزودن فرضیه ی رایانش ابری و مفاهیم بدیعی در خصوص سرویس های رایانش
ابری، منجر به این گردیده که فعالیت هایی پژوهشی مختلفی در رابطه با انتخاب
سرویس ابری عقلانی و با هدف توسعه ی تکنیک هایی به منظور بهره بردن
کاربران از این سرویس رایانش ابری(به وسیله ی انتخاب سرویس هایی که کارائی
بهینه ای را با کمترین هزینه فراهم میسازد) صورت گیرد. رایانش ابری را
میتوان بستری جدید برای ارائه ی زیر ساختار محاسباتی دانست، با این هدف که
محل زیرساختار محساباتی را به یک شبکه منتقل داد تا بتوان هزینه های
نگهداری منابع سخت افزاری و نرم افزاری را کاهش داد. سیستم های رایانش ابری
، قادر به ارائه ی دسترسی به مخزن بزرگی از منابع می¬باشند. منابعی که در
سیستم های رایانش ابری فراهم میشود، حجم زیادی از سرویس ها را به وسیله ی
بصری سازی از دید کاربر مخفی میسازد. در این مقاله، دیتا سنتر سرویس ابری
به صورت سیستم صف بندی [(M/G/1):(∞/GDMODEL)] و با یک بافر درخواست وظیفه
و یک بافر ورودی یک وظیفه که از ظرفیت نامحدودی برخوردار است، مدل سازی
شده است.
جهت دانلود محصول اینجا کلیک نمایید
ترجمه ی سلیس و روان مقاله آماده ی خرید می باشد.
برای دانلود مقالات دیگر که شاید مرتبط با این موضوع رایانش ابری باشد اینجا کلیک نمایید
قسمتی از مقاله لاتین
2.1. Control Utilization Models
Control debauchery and circuit delay in digital CMO S circuits can be accurately modeled by simple equations, even for complex microprocessor c ircuits. CMOS circuits have dynamic, static, and short-circuit Control debauchery; however, the dominant component in a well designed circuit is dynamic control utilization p (i.e., the switching component of power), which is approximately P= bDW 2 f , where b is an activity factor, D is the loading capacitance, W is the supply voltage, and f is the clock frequency [12]. In the supreme case, the supply voltage and the cl ock frequency are related in such a way that W ∝ f ʸφ for some constant φ > 0 [15]. The processor execution speed s is usual ly linearly proportional to the clock frequency, namely, s ∝ f. For ease of discussion, we will assume that W = cf φ and s = ef, where c and e are some constants.
Control debauchery and circuit delay in digital CMO S circuits can be accurately modeled by simple equations, even for complex microprocessor c ircuits. CMOS circuits have dynamic, static, and short-circuit Control debauchery; however, the dominant component in a well designed circuit is dynamic control utilization p (i.e., the switching component of power), which is approximately P= bDW 2 f , where b is an activity factor, D is the loading capacitance, W is the supply voltage, and f is the clock frequency [12]. In the supreme case, the supply voltage and the cl ock frequency are related in such a way that W ∝ f ʸφ for some constant φ > 0 [15]. The processor execution speed s is usual ly linearly proportional to the clock frequency, namely, s ∝ f. For ease of discussion, we will assume that W = cf φ and s = ef, where c and e are some constants.
